



2021-2022 《数字 VLSI》第六次课程作业

- (一) 右图是SSDL (Sample-Set Differential Logic)逻辑的结构示意图,SSDL是灵敏放大器逻辑的一种,用于把小摆幅的差分信号放大成大摆幅的输出信号。图中的信号 ϕ 是时钟信号,逻辑门差分输入、差分输出,在时钟的控制下电路的工作分为两个相位,依次是sample相位($\phi=0$,用于记录输入信号的差分)和set相位($\phi=1$,将输出信号的差分放大到全摆幅)。

- a) 请说出SSDL逻辑的一种用途;
- b) 请描述在sample相位和set相位 X 和 $\bar{X}$ 电平的变化情况;
- c) 请指出图中阴影部分电路的作用。



- (二) 下图的静态寄存器,假设原始状态 $Q=1$,时钟上升沿到之前 $D=0$ 。为了使得时钟上升沿到达之后, Q 的状态正确改变, I_1 、 T_2 、 I_4 的晶体管尺寸应该满足什么条件?请列出相应晶体管尺寸系数的关系不等式。假设单位尺寸NMOS管的等效导通电阻等于 R ,单位尺寸PMOS管的等效导通电阻等于 $2R$ (粗略估计,可以认为的传输管的导通电阻与反相器中的相同尺寸晶体管一致),近似认为 I_3 的输出只有在输入电压超过 $V_{dd}/2$ 时才翻转。(注:CMOS传输门中NMOS和PMOS尺寸相等,整体的并联导通电阻可以用NMOS的电阻近似)



- (三) 下图是一个上升沿触发的剃须刀型检错触发器,如果时钟信号(CLK)的周期为10ns,CLK高电平时间为4ns,忽略Main FF和Shadow Latch的建立时间、传播延时等时序参数的影响,则

- (1) 此触发器的建立时间和保持时间分别等于多少?
- (2) 如果已知时钟偏差范围为 $\pm 0.5\text{ns}$,绝对时钟抖动为 0.1ns ,以它为采样寄存器,一个普通触发器作为发射寄存器的时序路径的延时允许的波动范围是什么(即最大延时和最小延时各是多少)?

